:::: MENU ::::
Posts tagged with: Ethernet PHY
Dec 13, 2013    |      0 comments

Ethernet Auto negotiation – Duplex mismatch

이더넷 네트워크에서 auto negotiation은 PHY에서 담당하는 기능으로 전송선로상에서 상대방(peer)의 속도 및 half/ full duplex여부를 자동으로 결정하는 plug and play  같은 기능이다. 이 기능은 1997년에 Fast Ethernet IEEE802.3u 표준으로 들어갔고, 1999년에 Gigabit Ethenet 802.3ab 표준이 되었다.

Fast Ethernet 일 경우 1)양쪽이 auto일 경우 2) auto – 10/100 고정일 경우 3) 10/100고정 – 10/100 고정일 경우가 발생한다. 양쪽이 auto negotiation일 경우는 속도가 높고 duplex쪽으로 잡힌다. 즉 다음과 같은 우선 순위에 의해 속도 및 duplex가 결정이 된다.

  1. 1000BASE-T full duplex
  2. 1000BASE-T half duplex
  3. 100BASE-T2 full duplex
  4. 100BASE-TX full duplex
  5. 100BASE-T2 half duplex
  6. 100BASE-T4
  7. 100BASE-TX half duplex
  8. 10BASE-T full duplex
  9. 10BASE-T half duplex

하지만 한쪽만 auto이고 다른 한 쪽이 10/100으로 고정을 할 경우 속도는 10/100잘 설정이 되는데 duplex에 문제가 발생할 수 있다. 여러 경우의 수 중에서 duplex에 문제가 생기는 경우는 한쪽이 Full Duplex인 경우이다.

즉 한쪽이 auto-negotiation으로 설정이 되어 있고, 다른 쪽이 full duplex일 경우 full duplex로 잡힐것 같지만 그렇지 않다. 이 경우는 하위 호환성을 해 무조건 half-duplex로 잡힌다는 사실…

관련 자료

http://e2epi.internet2.edu/case-studies/SC02/DuplexMismatch.html

http://en.wikipedia.org/wiki/Autonegotiation

http://en.wikipedia.org/wiki/Duplex_mismatch

[wpdm_file id=9] 

Nov 20, 2013    |      1 comment

Transformer없이 이더넷 구현하기

일반적으로 이더넷 응용에서는 PHY의 출력단에 트랜스포머가 필요하다. 하지만 길이가 짧은 경우나 특별한 응용의 경우 트랜스포머를 사용하지 않고 구현이 가능하다. 이 때는 TX+-, RX+- 신호에 DC 커플링 캐패시터 33nF를 연결을 한다.

[wpdm_file id=6]

사실 이 내용보다는 IEEE802.3에서 요구하는 PHY signal의 형태가 다른 문서에서는 볼 수 없어서 귀중한 자료…

Phy_Signal

Dec 7, 2011    |      0 comments

Ethernet 시스템 Layout guide

임베디드 시스템에서 Ethernet은 물리적으로 Ethernet Controller + Magnetic + RJ45로 이루어 진다.
Ethernet Controller는 다시 Etherent MAC + PHY로 구성이 되는데, Ethernet MAC의 경우 최근 MCU에 들어가 있는 경우가 많고 MAC/PHY칩으로 존재하기도 한다.
Magnetic의 경우 코일이 감겨진 transformer를 얘기하는데 RJ45잭 안에 이 Magnetic이 들어가 있는 경우 흔히 MagJack이라고 불리운다. 사실 MagJack은 BelFuse사의 trade mark이다. PoE를 지원하는 MagJack의 경우 이전 포스트를 참고.
임베디드 시스템에서 Ethernet의 하드웨어를 구현시 PCB 레이아웃을 할때는 PHY의 뒷단 부터는 신호의 무결성을 위해 
신경을 써야 한다. 대부분 PHY칩 업체의 가이드를 따르면 되며, 모든 벤더들의 가이드 역시 대동소이하다.

Micrel사의 디자인 가이드

cfile4.uf.206119494EDEFD94288766.pdf


Davicom사의 디자인 가이드
cfile9.uf.15635D494EDEFD94263063.pdf
IC Plus사의 디자인 가이드


cfile3.uf.186107494EDEFD9528439C.pdf
Reaktek 사의 디자인 가이드


cfile24.uf.127843494EDEFD95061C16.pdf

Sep 6, 2010    |      0 comments

Virtual Cable Tester

Ethernet 네트워크에서는 필수적으로 Ethernet PHY 칩을 사용해야한다. PHY칩에 적용되는 기술중 하나인 VCT(Virtual Cable Tester)는 Marvell에서 개발한 기술로 간단히 얘기하면 UTP 케이블의 단선 및 단락등을 검출하는 기술이다. 

즉 구체적으로 다음과 같은 문제점의 검출이 가능하다.

  • Open:  Lack of continuity between the pins at each end of the twisted-pair cable.
  • Short:  Two or more conductors short-circuited together.
  • Crossed pair:  Twisted-pair cable incorrectly connected at one end. For example, pair 3 is connected to pins 4 and 5 on one end, and pins 7 and 8 on the other end.
  • Reversed pair:  Two conductors in a twisted-pair cable connected with reverse polarity. For example, one conductor in pair 3 is connected to pin 1 on one side and to pin 2 on the other, while the second conductor is connected between pin 2 and pin 1.
  • Improper termination:  Cable terminations not equal to 100 ohms. Because the characteristic impedance of Category 5 (Cat 5) cable is 100 ohms, the cable terminations at each end must also be 100 ohms to prevent waveform reflections and potential data errors.

예를 들면 UTP케이블이 100m 짜리인데 중간에 어느 부근에서 단선, 단락이 되었는지, 선이 제대로 연결이 되었는지 등을 알 수있다.
이 기술로 원리는 특정 파형의 시그널을 보내고 이것이 반사되어 오는 시간 및 패턴을 보고 문제의 원인을 알아낸다.



Marvell의 홈페이지에서는 관련한 내용이 잘 찾아지지 않는데, 아래 링크의 내용은 Dell의 제품에 적용된 내용을 기술한 내용이다.  관련 내용 참고