반도체 용어 정리 – 공정

Assembly
소자의 가공이 끝난 Chip(Die or Pellet)을 Wafer 상태에서 하나씩 잘라내어 외부
에 노출되지 않게 하고 Set에 적용하기 쉽도록 일정한 형태로 Package를 씌우는 과
정.

Back Grinding
Wafer 뒷면의 불필요한 막을 제거하고 필요이상으로 두꺼운 뒷면을 깍아 내어 저항
을 줄이고 열전도율을 향상시키는 공정.

Back Lap
Back Grind와 같은 Back Side공정의 일종으로 Wafer 뒷면의 불필요한 막을 제거
하고 필요이상으로 두꺼운 뒷면을 깍아 내어 저항을 줄이고 열전도율을 향상시키며
최근에는 Metal Etch등에서 수분과 Plasma Chamber 내의 오염을 방지하여 순도
를 높이고, Etching의 정도를 높이는 데까지 확대되고 있다.

Back Metalization
소자의 열방출 효율을 높이고 Assembly시 Chip의 전기적 접착도를 향상 시키기 위
해 Back Grinding이 끝난 Wafer의 뒷면에 Gold(Au), Nickel(Ni), Chromium(Cr) 등
의 금속막을 입히는 과정. 보통 Gold를 진공증착(Vacuum Evaporation)이나
Sputtering 방법을 이용하여 0.1~0.4um 정도로 Deposition한다.

Beam Lead
반도체 Chip의 기계적 또는 전기적 접촉을 위해 Chip의 외부로 나오는 금속 Lead
를 말하며, 보통 Gold를 이용한다.

Blade
Dicing에 사용하는 도구로 NI원판에 Diamond Grit가 박혀있다. Scribe Lane의 폭
에 따라 Blade의 굵기가 달라진다.(Diamond Wheel)

BLIP
Beam Leaded Interconnected Packing
다층 배선 기판을 이용한 Chip실장 방식으로 세라믹 기판 위에 Chip이 들어갈 위치
를 마련하여 Chip을 올려놓고 그 위에 Beam Lead가 Chip의 Bonding Pad에
Bonding한다. 이 방식은 다수의 Chip을 정확히 배치함으로써 멀티 팁 IC의 실장을
가능하게 한다.

Bonding Pad
반도체 Chip(Die)의 내부회로와 외부의 회로를 연결하기 위해 도선(Wire)을 연결하
게 되는데, 이때 Chip위의 접착(Bongding) 부위에 Alumium(Al) 등의 금속 증착 피
막을 입힌다. 이 접착 부위를 Bonding Pad리고 하며 사각형의 구조를 갖는다.

Dicing
Wafer상의 다수의 Chip을 낱개의 Chip으로 분리하기 위해 분리선(Scribe Lane)
을 따라 잘라주는 과정.

Die Bonding
Package 제작을 위해 Chip을 Lead Frame에 접착시키는 과정. Epoxy Bonding,
Eutectic Bonding 등의 방법이 있다.

DIP
Dual Inline Package
가장 보편적인 IC 포장의 한형태로 직사각형 모양이며 내부회로와의 연결도선이 옆
면에 수직으로 붙어있는 Package 형태.

Epoxy Wettness
Epoxy Bonding에서 접착제가 Chip이면 Paddle과 접촉하는 부분에 퍼져 있는 정
도 면적으로 표시한다.

Form Outer
Lead를 일정한 형태로 모양을 만들어 주는 과정.

Lead Frame
PKG에 사용되는 기본 재료. 크게 Paddle, Inner Lead, Outer Lead로 구성된다. 사
용하는 재료는 크게 Cu와 Alloy(Ne+Fe)이 있으며, 제조 방법은 Etching Type(원판
을 필요한 형태만 남기고 식각하여 제조하는 방법)과 Stamping Type(금형을 이용하
여 원판을 필요한 형태로 Pressing하여 제조하는 방법)이 있다.

MIL
1/1000inch. 25.4um길이의 단위.

Mold
Epoxy Molding Compound를 이용하여 Chip, Paddle, Wire, Inner Lead 부분을 보
호하기 위해 일정한 형태로 주위를 둘러싸는 과정. 일정한 형태를 음각한 금형
(Mold Die)에 Lead Frame을 장착하고 어느정도의 점도를 가진 Compound를 채워
넣어 경화시키는 방법이 주류이다. (transfer Mold)

QFP
Quad Flat Package

PKG
Package
반도체 IC를 Hermetic Seal 또는 Plastic Module로 포장한 것을 말하며, IC의 최
종 형태이다. Package는 반도체 표면을 외부의 습기나 불순물로 부터 보호랄 뿐만
아니라 내부의 Chip이나 가느다란 Lead선에 외부로 부터 직접 인장력이 가해지는
것을 방지하는 역할을 한다. 또한 Power Device등에서는, 접합부에 발생한 열을 효
과적으로 발산시키기 위해 Package 설계를 적절히 하는 것이 중용하다.

Paddle
Chip이 얹혀지는 Lead Frame의 부분 Chip Size에 따라 Paddle Size가 결정된다.

Sagging
Wire Bonding된 상태에서 Wire의 Loop가 수직으로 쳐져 있는 정도.

Scribe Lane
Chip과 Chip사이에 형성된 일정한 간격의 분리를 위한 Lane.

Silicon Dust
Dicing하는 과정에서 Scribe Lane을 Blade(Dicing에 사용하는 Diamond Wheel)
가 고속회전하며 잘라줄때 발생하는 Wafer가루. 완전히 제거되지 않으면 Bonding
Pad에 잔존하여 Wire Bonding에 영향을 주게 된다.

SOJ
Small Out-Line J-Bent Package

Solder
Lead Frame의 Outer Lead에 예비로 SN/PB를 도금하는 과정. Dipping방식
(Solder Pot에 PKG를 담궜다가 꺼내는 방식)과 Plating방식(전기적으로 PKG의
Outer Lead에 납을 입히는 방식)이 있다.

SOP
Small Out-Line Package

Sweeping
Wire Bonding된 상태에서 Bonding Pad와 Lead Tip의 직선 거리에서 Wire가 휘어
진 정도.

trim
Outer Lead와 Lead사이를 연결하고 있는 Dam Bar(Outer Lead의 지지 및 Mold시
Die Clamp부분으로 사용)를 잘라주는 과정.

TSOP
Thin Small Out-Line Package

Wire Bonding
Chip상의 Bonding Pad와 Lead Frame의 nner Lead Tip을 급세선(혹은 알루미늄
세선)으로 접합시켜주는 과정. Thermo Compression Bonding (열압착 Bonding),
Thermosonic Bonding (초음파 Bonding) 등의 방법이 있고 세선의 굵기는
25um~50um정도. Capillary (Au Ball Bonding), Wedge (Al Wedge Bonding)등의
Tool을 사용한다.

Wire Sagging
Wire bonding 된 상태에서 Wire 의 중간부분이 (Bending)아래로 쳐지는 현상.
(Wire Sweeping 은 좌우로 휜 상태이고 아래로 휜 것을 말하는 것입니다.)

ZIP
Zigzag In-Line Package

Leave a Reply

Your email address will not be published. Required fields are marked *